

Soluzione della Prova Scritta di Elettronica Digitale

1 settembre 2016

1) La impedenza caratteristica della linea è $z_0 = \sqrt{l/c} = 190\Omega$ ed il tempo di volo vale $t_{fl} = L_{en}\sqrt{l/c} = 91.2ps$. La resistenza equivalente del *gate* NAND per la transizione di salita può essere calcolata come

$$R_{nand} = \frac{2F(V_{T0}/V_{DD})}{2.3 \cdot S_{p,nand} \beta'_p V_{DD}} = 12776\Omega$$

dove $S_{p,nand}=2$ è il dimensionamento fisico (e anche dimensionamento equivalente) del *pull-up* del NAND. Nella precedente espressione si è tenuto conto che, indicata con R_{LE} la resistenza equivalente del *gate* per il metodo del *logical effort*, la resistenza equivalente del *driver* ai fini del pilotaggio della linea vale $(R_{LE}/2.3)$. Il coefficiente di riflessione alla sorgente risulta quindi

$$\rho_S = \frac{R_{nand} - z_0}{R_{nand} + z_0} \simeq 0.97 \text{ .}$$

L'ipotesi di pilotare la linea di trasmissione direttamente col *gate* NAND non rappresenta una pessima prassi di progetto, infatti la R_{nand} è troppo grande rispetto alla z_0 della linea e questo si traduce in un transitorio molto lento all'uscita della linea.

2) Per pilotare la linea in modo da minimizzare il tempo di assestamento t_{stl} è opportuno pilotarla con un invertitore (che chiameremo B1) dimensionato per avere una resistenza equivalente pari a z_0 . A tal fine imponiamo

$$R_{B1} = \frac{2F(V_{T0}/V_{DD})}{2.3 \cdot S_{B1} \beta'_p V_{DD}} = z_0$$

dove S_{B1} è il dimensionamento del transistor *n*-MOS dell'invertitore B1. Dalla precedente relazione otteniamo $S_{B1} \simeq 67$, a cui corrisponde una capacità di ingresso $C_{B1} = 150.7fF$.

Consideriamo adesso il circuito che deve pilotare B1 e valutiamo quanti invertitori inserire sulla base della metodologia del *logical effort*. Il *path effort* del circuito risulta $F = g_{nand} C_{B1} / C_{nand} = 67$, dove i parametri del *gate* NAND sono

$$g_{nand2} = \frac{2 + \varepsilon}{1 + \varepsilon} = 1.33 \quad C_{nand} = (S_{n,nand} + S_{p,nand}) C_{M1} = 3fF$$

Lo *stage effort* ottimo della tecnologia ed il numero ottimo degli stadi per pilotare C_{B1} sono

$$\rho \simeq 2.82 + 0.71p_{inv} \simeq 3.49 \quad \hat{N} = \frac{\ln(F)}{\ln(\rho)} = 3.36$$

che approssimiamo con $N=3$. Lo *stage effort* ottimo è $\hat{f} = F^{1/3} = 4.06$ e dobbiamo aggiungere due invertitori fra il NAND e B1. Le capacità di ingresso di tali invertitori sono $C_{B2} = (C_{B1}/\hat{f}) = 37.1fF$ e $C_{B3} = (C_{B2}/\hat{f}) = 9.1fF$. In questo caso il tempo di assestamento della linea è pari a t_{fl} , pertanto il ritardo complessivo dall'ingresso del NAND all'uscita della linea risulta

$$t_p = t_{p0} (3\hat{f} + 2p_{inv} + 2p_{inv}) + t_{fl} \simeq 549ps$$

dove $t_{p0} = (R_{inv1} C_{inv1}) = 66.1ps$ ed il *parasitic effort* del NAND vale $2p_{inv}$.